Computer Architecture (1) 썸네일형 리스트형 DRAM Architecture DRAM Hierarchy Hierarchical Order: Channel > (*DIMM) > Rank > (*Chip) > Bank Group > Bank > Subarray (*Physical한 관점에서 존재하는 hierarchy이고, logical한 관점에서는 의미가 없다. 즉, physical address를 translation하는 과정에서 DIMM 또는 Chip에 할당되는 address bit은 없다.) 위의 그림은 DDR5의 DRAM architecture를 보여주는 그림이다. DDR5에서 기존과 다른 특징적인 차이점은 Bank의 수가 2배가 되었으며(32개) Rank안에서 독립적인 두 개의 sub-channel들로 Chip이 쪼개졌다는 것이다. DRAM Commands 1. Activa.. 이전 1 다음
